首页
精品课程
全部课程
就业班
青英课
实训课
IC学习卡
VIP会员
高校共建
高校课程
摩尔实训云
摩尔科研云
企业服务
定制培训
企业课程
企业超级VIP会员
就业求职
offer喜讯
就业辅导
摩尔人招聘
证书认证
免费公开课
资讯
首页
精品课程
全部课程
就业班
青英课
实训课
IC学习卡
VIP会员
高校共建
高校课程
摩尔实训云
摩尔科研云
企业服务
定制培训
企业课程
企业超级VIP会员
就业求职
offer喜讯
就业辅导
摩尔人招聘
证书认证
免费公开课
资讯
登录
注册
登录
注册
大学生IC设计成长E优计划2008期
第13任务: Verilog电路结构级描述和操作符2
查看课程
任务列表
第1任务: 基于HDL的设计流程1
第2任务: 基于HDL的设计流程2
第3任务: Linux操作系统基本操作1
第4任务: Linux操作系统基本操作2
第5任务: gvim文本编辑工具基本操作1
第6任务: gvim文本编辑工具基本操作2
第7任务: Verilog语言简介1
第8任务: Verilog语言简介2
第9任务: Verilog语言简介3
第10任务: 数字逻辑仿真及testbench编写-VCS版本1
第11任务: 数字逻辑仿真及testbench编写-VCS版本2
第12任务: Verilog电路结构级描述和操作符1
第13任务: Verilog电路结构级描述和操作符2
第14任务: 行为级建模1
第15任务: 行为级建模2
第16任务: Verilog中的任务函数和可综合性编码原则1
第17任务: Verilog中的任务函数和可综合性编码原则2
第18任务: Verilog中的任务函数和可综合性编码原则3
第19任务: Verilog中的任务函数和可综合性编码原则4
第20任务: Verilog延时模型1
第21任务: Verilog延时模型2
第22任务: Verilog延时模型3
第23任务: Verilog库模型编译和文件操作1
第24任务: Verilog库模型编译和文件操作2
第25任务: 习题讲解1
第26任务: 习题讲解2
第27任务: 测试题答疑
第28任务: 数字逻辑综合
第29任务: 数字逻辑综合课程2
第30任务: 数字逻辑综合3
第31任务: 数字逻辑综合4
第32任务: Prime Time 时序检查1
第33任务: Prime Time 时序分析2
第34任务: PrimeTime 时序分析3
第35任务: PrimeTime 时序分析4
第36任务: 数字版图设计
第37任务: 数字版图设计2
第38任务: 数字版图设计3
第39任务: 数字版图设计4
第40任务: 数字版图设计5
第41任务: 数字版图设计6
第42任务: 数字版图设计7
第43任务: 数字版图设计8
第44任务: 数字版图设计9
第45任务: 数字版图设计10
第46任务: 数字版图设计11
第47任务: 数字版图设计12
第48任务: RC参数提取1
第49任务: RC参数提取2